4 လက်မ SiC Wafers 6H Semi-Insulating SiC Substrates များ ၊ သုတေသန နှင့် dummy အဆင့်
ကုန်ပစ္စည်းသတ်မှတ်ချက်
| တန်း | သုည MPD ထုတ်လုပ်မှုအဆင့် (Z Grade) | စံထုတ်လုပ်မှုအဆင့်(P အဆင့်) | Dummy Grade (D Grade) | ||||||||
| လုံးပတ် | 99.5 mm~100.0 mm | ||||||||||
| 4H-SI | 500 μm±20 μm | 500 μm±25 μm | |||||||||
| Wafer Orientation |
ဝင်ရိုးပိတ် : 4H-N အတွက် 4.0° ဆီသို့ < 1120 > ±0.5°၊ On axis : 4H-SI အတွက် <0001>±0.5° | ||||||||||
| 4H-SI | ≤1cm-2 | ≤5 စင်တီမီတာ-2 | ≤15 စင်တီမီတာ-2 | ||||||||
| 4H-SI | ≥1E9 Ω·စင်တီမီတာ | ≥1E5 Ω·စင်တီမီတာ | |||||||||
| Primary Flat Orientation | {10-10} ±5.0° | ||||||||||
| မူလတန်းအလျား | 32.5 မီလီမီတာ ± 2.0 မီလီမီတာ | ||||||||||
| Secondary Flat Length | 18.0 မီလီမီတာ ± 2.0 မီလီမီတာ | ||||||||||
| Secondary Flat Orientation | ဆီလီကွန်မျက်နှာ- 90° CW။ Prime flat မှ ±5.0° | ||||||||||
| အနားသတ် ဖယ်ထုတ်ခြင်း | 3 မီလီမီတာ | ||||||||||
| LTV/TTV/Bow/Warp | ≤3 μm/≤5 μm/≤15 μm/≤30 μm | ≤10 μm/≤15 μm/≤25 μm/≤40 μm | |||||||||
| ကြမ်းတမ်းခြင်း။ | C မျက်နှာ | ပိုလန် | Ra≤1 nm | ||||||||
| စည်သူမျက်နှာ | CMP | Ra≤0.2 nm | Ra≤0.5 nm | ||||||||
| High Intensity Light ဖြင့် Edge Cracks | တစ်ခုမှ | စုစည်းထားသော အရှည် ≤ 10 မီလီမီတာ၊ တစ်ခုတည်း အရှည်≤2မီလီမီတာ | |||||||||
| ပြင်းထန်သောအလင်းဖြင့် Hex ပြားများ | စုစည်းဧရိယာ ≤0.05% | စုစည်းဧရိယာ ≤0.1% | |||||||||
| ပြင်းထန်သောအလင်းရောင်ဖြင့် Polytype ဧရိယာများ | တစ်ခုမှ | စုပေါင်းဧရိယာ≤3% | |||||||||
| Visual Carbon ပါဝင်မှုများ | စုစည်းဧရိယာ ≤0.05% | စုစည်းဧရိယာ ≤3% | |||||||||
| High Intensity Light ဖြင့် Silicon မျက်နှာပြင် ခြစ်ရာများ | တစ်ခုမှ | စုပြုံအရှည်≤1＊ wafer အချင်း | |||||||||
| Edge Chips များသည် Intensity Light ဖြင့် မြင့်မားသည်။ | အကျယ်နှင့် အတိမ်အနက် ≥0.2 မီလီမီတာကို ခွင့်မပြုပါ။ | 5 ခွင့်ပြုသည်၊ ≤1 မီလီမီတာတစ်ခုစီ | |||||||||
| ပြင်းထန်မှုမြင့်မားခြင်းဖြင့် ဆီလီကွန်မျက်နှာပြင် ညစ်ညမ်းခြင်း။ | တစ်ခုမှ | ||||||||||
| များပါတယ်။ | Multi-wafer Cassette သို့မဟုတ် Single Wafer ကွန်တိန်နာ | ||||||||||
အသေးစိတ် ပုံကြမ်း
သင့်စာကို ဤနေရာတွင် ရေးပြီး ကျွန်ုပ်တို့ထံ ပေးပို့ပါ။
