ဆီမီးကွန်ဒတ်တာစက်မှုလုပ်ငန်း၏ ထွန်းကားလာသော ဖွံ့ဖြိုးတိုးတက်မှုဖြစ်စဉ်တွင်၊ ပွတ်တိုက်ထားသော တစ်ခုတည်းသောပုံဆောင်ခဲဆီလီကွန် wafersအရေးကြီးသော အခန်းကဏ္ဍမှ ပါဝင်ပါသည်။ ၎င်းတို့သည် အမျိုးမျိုးသော မိုက်ခရိုအီလက်ထရွန်းနစ် စက်ပစ္စည်းများ ထုတ်လုပ်မှုအတွက် အခြေခံပစ္စည်းအဖြစ် ဆောင်ရွက်သည်။ ရှုပ်ထွေးပြီး တိကျသော ပေါင်းစပ်ဆားကစ်များမှ မြန်နှုန်းမြင့် မိုက်ခရိုပရိုဆက်ဆာများနှင့် ဘက်စုံသုံး အာရုံခံကိရိယာများအထိ၊ ပွတ်တိုက်ထားသော တစ်ခုတည်းသော ပုံဆောင်ခဲဆီလီကွန် wafersမရှိမဖြစ်ပါ။ ၎င်းတို့၏ စွမ်းဆောင်ရည်နှင့် သတ်မှတ်ချက်များတွင် ကွဲပြားမှုများသည် နောက်ဆုံးထုတ်ကုန်များ၏ အရည်အသွေးနှင့် စွမ်းဆောင်ရည်ကို တိုက်ရိုက်သက်ရောက်မှုရှိသည်။ အောက်ဖော်ပြပါများသည် ပွတ်တိုက်ထားသော တစ်ခုတည်းသော crystal silicon wafers များ၏ ဘုံသတ်မှတ်ချက်များနှင့် ကန့်သတ်ချက်များဖြစ်သည်-

အချင်း- semiconductor single crystal silicon wafers ၏ အရွယ်အစားကို ၎င်းတို့၏ အချင်းဖြင့် တိုင်းတာပြီး ၎င်းတို့သည် သတ်မှတ်ချက် အမျိုးမျိုးဖြင့် လာပါသည်။ အသုံးများသော အချင်းများသည် 2 လက်မ (50.8 မီလီမီတာ)၊ 3 လက်မ (76.2 မီလီမီတာ)၊ 4 လက်မ (100 မီလီမီတာ)၊ 5 လက်မ (125 မီလီမီတာ)၊ 6 လက်မ (150 မီလီမီတာ)၊ 8 လက်မ (200 မီလီမီတာ)၊ 12 လက်မ (300 မီလီမီတာ) နှင့် 18 လက်မ (450 မီလီမီတာ) တို့ဖြစ်သည်။ မတူညီသော အချင်းများသည် အမျိုးမျိုးသော ထုတ်လုပ်မှုလိုအပ်ချက်များနှင့် လုပ်ငန်းစဉ်လိုအပ်ချက်များအတွက် သင့်လျော်ပါသည်။ ဥပမာအားဖြင့်၊ သေးငယ်သောအချင်း wafers များကို အထူးသေးငယ်သော သေးငယ်သော လျှပ်စစ်ပစ္စည်းများအတွက် အသုံးများပြီး ကြီးမားသောအချင်း wafers များသည် ကြီးမားသော ပေါင်းစပ် circuit များထုတ်လုပ်ခြင်းတွင် ပိုမိုမြင့်မားသော ထုတ်လုပ်မှုထိရောက်မှုနှင့် ကုန်ကျစရိတ်အားသာချက်များကို ပြသနေပါသည်။ မျက်နှာပြင် လိုအပ်ချက်များကို တစ်ဖက်တည်း ပွတ်တိုက်ခြင်း (SSP) နှင့် နှစ်ခြမ်း ပွတ်ခြင်း (DSP) ဟူ၍ အမျိုးအစား ခွဲခြားထားသည်။ အချို့သော အာရုံခံကိရိယာများကဲ့သို့ တစ်ဖက်တွင် ပြားပြားချပ်ရပ်မှု မြင့်မားသော စက်ပစ္စည်းများအတွက် တစ်ဖက်တည်း ပွတ်ထားသော wafer များကို အသုံးပြုပါသည်။ မျက်နှာပြင်နှစ်ခုစလုံးတွင် မြင့်မားတိကျမှုလိုအပ်သော ပေါင်းစပ်ဆားကစ်များနှင့် အခြားထုတ်ကုန်များအတွက် အသုံးများသော နှစ်ခြမ်းပွတ်ထားသော wafers များ။ မျက်နှာပြင် လိုအပ်ချက် (Finish)- တစ်ဖက်မှ ပွတ်ထားသော SSP / နှစ်ချက် ပွတ်ထားသော DSP။

အမျိုးအစား/အညစ်အကြေး- (1) N-type Semiconductor- အချို့သောညစ်ညမ်းသောအက်တမ်များကို ပင်ကိုယ်တစ်ပိုင်းလျှပ်ကူးတာအတွင်းသို့ ထည့်သွင်းသောအခါ၊ ၎င်းတို့သည် ၎င်း၏စီးကူးနိုင်စွမ်းကို ပြောင်းလဲစေသည်။ ဥပမာအားဖြင့်၊ နိုက်ထရိုဂျင် (N)၊ ဖော့စဖရပ် (P)၊ အာဆင်းနစ် (As) သို့မဟုတ် ခနောက်စိမ်း (Sb) ကဲ့သို့သော pentavalent ဒြပ်စင်များကို ပေါင်းထည့်သောအခါ၊ ၎င်းတို့၏ valence အီလက်ထရွန်များသည် ပတ်ဝန်းကျင်ဆီလီကွန်အက်တမ်များ၏ valence အီလက်ထရွန်များဖြင့် covalent နှောင်ကြိုးများဖြစ်လာကာ အပိုအီလက်ထရွန်ကို covalent နှောင်ကြိုးဖြင့် ချည်နှောင်ထားခြင်းမရှိပေ။ ၎င်းသည် အီလက်ထရွန်အမျိုးအစား တစ်ပိုင်းလျှပ်ကူးတာအဖြစ် လူသိများသော N-type semiconductor အဖြစ် hole concentration ထက် ပိုကြီးသော အီလက်ထရွန်အာရုံစူးစိုက်မှုကို ဖြစ်ပေါ်စေသည်။ N-type semiconductors များသည် အချို့သော ပါဝါကိရိယာများကဲ့သို့သော ပင်မအားသွင်းကိရိယာများအဖြစ် အီလက်ထရွန်လိုအပ်သည့် ထုတ်လုပ်ရေးကိရိယာများတွင် အရေးပါပါသည်။ (2) P-type Semiconductor- boron (B)၊ gallium (Ga) သို့မဟုတ် indium (In) ကဲ့သို့သော မသန့်ရှင်းသော ဒြပ်စင်များကို ဆီလီကွန်တစ်ပိုင်းလျှပ်ကူးတာအတွင်းသို့ ထည့်သွင်းသောအခါ၊ အညစ်အကြေးအက်တမ်များ၏ valence အီလက်ထရွန်များသည် ပတ်ဝန်းကျင်ဆီလီကွန်အက်တမ်များနှင့် covalent bonds များဖြစ်လာသော်လည်း ၎င်းတို့သည် အနည်းဆုံး valence အီလက်ထရွန်နှောင်ကြိုးတစ်ခုနှင့် ပြည့်စုံစွာမဖွဲ့စည်းနိုင်ပါ။ ၎င်းသည် hole-type semiconductor ဟုလည်းလူသိများသော P-type semiconductor ကိုဖွဲ့စည်းထားသောအီလက်ထရွန်အာရုံစူးစိုက်မှုထက်ပိုမိုကြီးမားသောအပေါက်ကိုဖြစ်ပေါ်စေသည်။ P-type semiconductors များသည် diodes နှင့် transistor များကဲ့သို့ ပင်မအားသွင်းသယ်ဆောင်သူများအဖြစ် အပေါက်များအဖြစ် အပေါက်များအသုံးပြုသည့် ကုန်ထုတ်ပစ္စည်းများတွင် အဓိကအခန်းကဏ္ဍမှ ပါဝင်ပါသည်။

ခုခံနိုင်မှု- ခံနိုင်ရည်အားသည် ပွတ်တိုက်ထားသော တစ်ခုတည်းသော ပုံဆောင်ခဲဆီလီကွန် wafers များ၏ လျှပ်စစ်စီးကြောင်းကို တိုင်းတာသည့် အဓိက ရုပ်ပိုင်းဆိုင်ရာ ပမာဏဖြစ်သည်။ ၎င်း၏တန်ဖိုးသည် ပစ္စည်း၏လျှပ်ကူးနိုင်စွမ်းကို ထင်ဟပ်စေသည်။ ခံနိုင်ရည်နိမ့်လေ၊ ဆီလီကွန် wafer ၏ conductivity ပိုကောင်းလေ၊ ဆန့်ကျင်ဘက်အားဖြင့် ခုခံနိုင်စွမ်း မြင့်မားလေ၊ လျှပ်ကူးနိုင်စွမ်း အားနည်းလေဖြစ်သည်။ ဆီလီကွန် wafers များ၏ ခံနိုင်ရည်အား ၎င်းတို့၏ မွေးရာပါ ပစ္စည်းဂုဏ်သတ္တိများဖြင့် ဆုံးဖြတ်ပြီး အပူချိန်ကိုလည်း သိသာထင်ရှားစွာ သက်ရောက်မှုရှိပါသည်။ ယေဘူယျအားဖြင့်၊ ဆီလီကွန် wafer များ၏ခံနိုင်ရည်သည် အပူချိန်နှင့်အတူ တိုးလာသည်။ လက်တွေ့အသုံးချမှုများတွင် မတူညီသော မိုက်ခရိုအီလက်ထရွန်းနစ်ပစ္စည်းများသည် ဆီလီကွန် wafers အတွက် မတူညီသော ခံနိုင်ရည်လိုအပ်ချက်များရှိသည်။ ဥပမာအားဖြင့်၊ ပေါင်းစပ် circuit ထုတ်လုပ်ရေးတွင် အသုံးပြုသော wafer များသည် တည်ငြိမ်ပြီး ယုံကြည်စိတ်ချရသော စက်စွမ်းဆောင်ရည်ကို သေချာစေရန်အတွက် ခံနိုင်ရည်အား တိကျသော ထိန်းချုပ်မှု လိုအပ်ပါသည်။

လမ်းညွှန်ချက်- wafer ၏ ပုံဆောင်ခဲ တိမ်းညွှတ်မှုသည် ဆီလီကွန် ရာဇမတ်ကွက် ၏ ပုံဆောင်ခဲများ ဦးတည်ချက်ကို ကိုယ်စားပြုသည်၊ ပုံမှန်အားဖြင့် Miller အညွှန်းများဖြစ်သည့် (100)၊ (110)၊ (111) စသည်တို့မှ သတ်မှတ်ထားသော ပုံဆောင်ခဲများ ကွဲပြားသည်။ ဤခြားနားချက်သည် နောက်ဆက်တွဲလုပ်ဆောင်ခြင်းအဆင့်များတွင် wafer ၏စွမ်းဆောင်ရည်နှင့် microelectronic စက်ပစ္စည်းများ၏ နောက်ဆုံးစွမ်းဆောင်ရည်ကို ထိခိုက်စေနိုင်သည်။ ထုတ်လုပ်မှုလုပ်ငန်းစဉ်တွင်၊ မတူညီသောစက်ပစ္စည်းလိုအပ်ချက်များအတွက် သင့်လျော်သောဦးတည်ချက်ရှိသော ဆီလီကွန် wafer ကိုရွေးချယ်ခြင်းသည် စက်ပစ္စည်း၏စွမ်းဆောင်ရည်ကို အကောင်းဆုံးဖြစ်အောင်၊ ထုတ်လုပ်မှုစွမ်းဆောင်ရည်ကို မြှင့်တင်ပေးပြီး ထုတ်ကုန်အရည်အသွေးကို မြှင့်တင်ပေးနိုင်ပါသည်။

Flat/Notch- ဆီလီကွန် wafer ၏ လုံးပတ်ပေါ်ရှိ ပြားချပ်ချပ်အစွန်း (Flat) သို့မဟုတ် V-notch (Notch) သည် crystal orientation alignment အတွက် အရေးပါသော အခန်းကဏ္ဍမှ ပါဝင်ပြီး wafer ၏ ထုတ်လုပ်ခြင်းနှင့် ပြုပြင်ခြင်းတွင် အရေးကြီးသော identifier တစ်ခုဖြစ်သည်။ မတူညီသောအချင်းရှိသော Wafer များသည် Flat သို့မဟုတ် Notch ၏အရှည်အတွက် မတူညီသောစံနှုန်းများနှင့် ကိုက်ညီပါသည်။ ချိန်ညှိမှုအစွန်းများကို မူလအပြားနှင့် ဒုတိယအပြားအဖြစ် ခွဲခြားထားသည်။ ပင်မအပြားကို wafer ၏အခြေခံပုံဆောင်ခဲတိမ်းညွှတ်မှုနှင့်လုပ်ဆောင်မှုရည်ညွှန်းချက်များကိုဆုံးဖြတ်ရန်အဓိကအားဖြင့်အသုံးပြုသည်၊ အလယ်တန်းအပြားသည် တိကျသောချိန်ညှိမှုနှင့်လုပ်ဆောင်ခြင်းအတွက်ကူညီပေးသည်၊ ထုတ်လုပ်မှုလိုင်းတစ်လျှောက်လုံး wafer ၏တိကျသောလည်ပတ်မှုနှင့်ညီညွတ်မှုကိုသေချာစေသည်။

အထူ- wafer ၏အထူကို 100μm နှင့် 1000μm အကြားတွင် အများအားဖြင့် အထူအကွာအဝေးဖြင့် မိုက်ခရိုမီတာ (μm) တွင် သတ်မှတ်ထားသည်။ မတူညီသောအထူရှိသော Wafers များသည် မတူညီသော မိုက်ခရိုအီလက်ထရွန်းနစ်ပစ္စည်းများအတွက် သင့်လျော်ပါသည်။ ပိုမိုပါးလွှာသော wafers (ဥပမာ- 100μm – 300μm) ကို တင်းကျပ်သော အထူထိန်းချုပ်မှု၊ ချစ်ပ်၏ အရွယ်အစားနှင့် အလေးချိန်ကို လျှော့ချရန်နှင့် ပေါင်းစပ်သိပ်သည်းဆကို တိုးမြှင့်ရန် လိုအပ်သော ချစ်ပ်ထုတ်လုပ်ရေးတွင် မကြာခဏ အသုံးပြုပါသည်။ ပိုထူသော wafers (ဥပမာ၊ 500μm – 1000μm) ကို လည်ပတ်နေစဉ်အတွင်း တည်ငြိမ်မှုရှိစေရန်အတွက် ပါဝါတစ်ပိုင်းလျှပ်ကူးတာ ကိရိယာများကဲ့သို့ ပိုမိုမြင့်မားသော စက်ပိုင်းဆိုင်ရာ ကြံ့ခိုင်မှု လိုအပ်သော စက်များတွင် တွင်ကျယ်စွာ အသုံးပြုပါသည်။

Surface Roughness- မျက်နှာပြင် ကြမ်းတမ်းမှုသည် wafer အရည်အသွေးကို အကဲဖြတ်ရန် အဓိက ကန့်သတ်ချက်များထဲမှ တစ်ခုဖြစ်ပြီး၊ ၎င်းသည် wafer နှင့် နောက်ဆက်တွဲ တင်ထားသော ပါးလွှာသော ဖလင်ပစ္စည်းများကြားတွင် ကပ်ငြိနေသည့်အပြင် စက်ပစ္စည်း၏ လျှပ်စစ်စွမ်းဆောင်နိုင်မှုကိုလည်း တိုက်ရိုက် သက်ရောက်မှုရှိပါသည်။ ၎င်းကို များသောအားဖြင့် root mean square (RMS) roughness (nm) အဖြစ် ဖော်ပြသည်။ မျက်နှာပြင်အောက်ပိုင်း ကြမ်းတမ်းမှုဆိုသည်မှာ အီလက်ထရွန်ကွဲအက်ခြင်းကဲ့သို့ ဖြစ်စဉ်များကို လျှော့ချပေးပြီး စက်စွမ်းဆောင်ရည်နှင့် ယုံကြည်စိတ်ချရမှုကို မြှင့်တင်ပေးသည့် wafer မျက်နှာပြင်ကို ချောမွေ့စေသည်။ အဆင့်မြင့် တစ်ပိုင်းလျှပ်ကူးပစ္စည်း ထုတ်လုပ်မှု လုပ်ငန်းစဉ်များတွင်၊ အထူးသဖြင့် မျက်နှာပြင် ကြမ်းတမ်းမှုကို နာနိုမီတာ အနည်းငယ် သို့မဟုတ် ပိုနိမ့်သည့် အဆင့်အထိ ထိန်းချုပ်ရမည်ဖြစ်ပြီး၊ အထူးသဖြင့် အဆင့်မြင့် ပေါင်းစပ် circuit ထုတ်လုပ်ခြင်းအတွက် မျက်နှာပြင် ကြမ်းတမ်းမှု လိုအပ်ချက်များ ပိုမိုတင်းကျပ်လာသည်။

Total Thickness Variation (TTV)- စုစုပေါင်းအထူကွဲလွဲမှုသည် μm ဖြင့်ဖော်ပြလေ့ရှိသော wafer မျက်နှာပြင်ပေါ်ရှိ အမှတ်အများအပြားတွင် တိုင်းတာသည့် အများဆုံးနှင့် အနိမ့်ဆုံးအထူများကြား ခြားနားချက်ကို ရည်ညွှန်းသည်။ မြင့်မားသော TTV သည် ဓာတ်ပုံပုံသဏ္ဍာန်နှင့် ထွင်းထုခြင်းကဲ့သို့သော လုပ်ငန်းစဉ်များတွင် သွေဖည်သွားစေနိုင်ပြီး၊ စက်၏စွမ်းဆောင်ရည်နှင့် ကိုက်ညီမှုနှင့် အထွက်နှုန်းကို သက်ရောက်မှုရှိသည်။ ထို့ကြောင့် wafer ထုတ်လုပ်နေစဉ်အတွင်း TTV ကို ထိန်းချုပ်ခြင်းသည် ထုတ်ကုန်အရည်အသွေးကို သေချာစေရန်အတွက် အဓိကခြေလှမ်းတစ်ခုဖြစ်သည်။ တိကျသော မိုက်ခရိုအီလက်ထရွန်းနစ် စက်ပစ္စည်းထုတ်လုပ်ခြင်းအတွက်၊ TTV သည် ပုံမှန်အားဖြင့် မိုက်ခရိုမီတာအနည်းငယ်အတွင်းရှိရန် လိုအပ်သည်။

Bow - Bow သည် ပုံမှန်အားဖြင့် μm ဖြင့်တိုင်းတာသော စံပြပြားချပ်ချပ်လေယာဉ်ကြားမှ သွေဖည်မှုကို ရည်ညွှန်းသည်။ အလွန်အကျွံ ဦးညွှတ်ထားသော Wafer များသည် နောက်ဆက်တွဲလုပ်ဆောင်နေစဉ်အတွင်း မညီမညာသောဖိစီးမှုကို ခံစားရနိုင်ပြီး ထုတ်လုပ်မှု၏ထိရောက်မှုနှင့် ထုတ်ကုန်အရည်အသွေးကို ထိခိုက်စေပါသည်။ အထူးသဖြင့် photolithography ကဲ့သို့သော မြင့်မားသော ချောမွေ့မှု လိုအပ်သော လုပ်ငန်းစဉ်များတွင်၊ photolithography ပုံစံ၏ တိကျမှုနှင့် လိုက်လျောညီထွေရှိမှုကို သေချာစေရန် တိကျသောအကွာအဝေးအတွင်း ဦးညွှတ်ခြင်းကို ထိန်းချုပ်ရပါမည်။

Warp- Warp သည် µm ဖြင့်တိုင်းတာသည့် wafer မျက်နှာပြင်နှင့် စံပြစက်လုံးပုံသဏ္ဍာန်အကြား သွေဖည်မှုကို ညွှန်ပြသည်။ လေးနှင့်ဆင်တူသည်၊ warp သည် wafer flatness ၏အရေးကြီးသောညွှန်ပြချက်တစ်ခုဖြစ်သည်။ အလွန်အကျွံ warp သည် processing equipment တွင် wafer ၏ နေရာချထားမှု တိကျမှုကို ထိခိုက်စေရုံသာမက chip packaging process အတွင်းတွင်လည်း ပြဿနာများ ဖြစ်ပေါ်စေနိုင်ပြီး၊ chip နှင့် packaging material အကြား ချိတ်ဆက်မှု ညံ့ဖျင်းသောကြောင့် ၎င်းသည် စက်၏ ယုံကြည်စိတ်ချရမှုကို ထိခိုက်စေပါသည်။ အဆင့်မြင့် တစ်ပိုင်းလျှပ်ကူးပစ္စည်း ထုတ်လုပ်ခြင်းတွင် အဆင့်မြင့် ချစ်ပ်ထုတ်လုပ်ခြင်းနှင့် ထုပ်ပိုးခြင်းလုပ်ငန်းစဉ်များ၏ လိုအပ်ချက်များကို ဖြည့်ဆည်းရန်အတွက် warp လိုအပ်ချက်များသည် ပိုမိုတင်းကျပ်လာသည်။

အနားသတ်ပရိုဖိုင်- wafer ၏အစွန်းပရိုဖိုင်သည် ၎င်း၏နောက်ဆက်တွဲလုပ်ဆောင်မှုနှင့် ကိုင်တွယ်မှုအတွက် အရေးကြီးပါသည်။ ၎င်းကို လုပ်ဆောင်ခြင်းခွင့်မပြုသော wafer edge မှ အကွာအဝေးကို သတ်မှတ်ပေးသော Edge Exclusion Zone (EEZ) မှ ပုံမှန်အားဖြင့် သတ်မှတ်ထားသည်။ စနစ်တကျ ဒီဇိုင်းထုတ်ထားသော အစွန်းပရိုဖိုင်းနှင့် တိကျသော EEZ ထိန်းချုပ်မှုသည် စီမံဆောင်ရွက်နေစဉ်အတွင်း အနားသတ်ချို့ယွင်းချက်များ၊ ဖိစီးမှုပါဝင်မှုနှင့် အခြားပြဿနာများကို ရှောင်ရှားရန် ကူညီပေးပြီး wafer အရည်အသွေးနှင့် အထွက်နှုန်းကို ပိုမိုကောင်းမွန်စေပါသည်။ အချို့သော အဆင့်မြင့်ကုန်ထုတ်လုပ်မှုလုပ်ငန်းစဉ်များတွင်၊ အစွန်းထွက်ပရိုဖိုင်တိကျမှုသည် မိုက်ခရိုအဆင့်တွင်ရှိရန် လိုအပ်သည်။

အမှုန်အရေအတွက်- wafer မျက်နှာပြင်ပေါ်ရှိ အမှုန်များ၏ အရေအတွက်နှင့် အရွယ်အစား ဖြန့်ဖြူးမှုသည် မိုက်ခရိုအီလက်ထရွန်းနစ်ကိရိယာများ၏ စွမ်းဆောင်ရည်ကို သိသိသာသာ သက်ရောက်မှုရှိပါသည်။ အလွန်အကျွံ သို့မဟုတ် ကြီးမားသော အမှုန်အမွှားများသည် ထုတ်ကုန်အထွက်နှုန်းကို လျော့ကျစေသည့် ဆားကစ်တိုများ သို့မဟုတ် ယိုစိမ့်မှုကဲ့သို့သော စက်ချို့ယွင်းမှုများကို ဖြစ်ပေါ်စေနိုင်သည်။ ထို့ကြောင့် 0.3μm ထက်ကြီးသော အမှုန်အရေအတွက်ကဲ့သို့သော ယူနစ်တစ်ခုစီ ဧရိယာအမှုန်များကို ရေတွက်ခြင်းဖြင့် အမှုန်ရေတွက်ခြင်းကို များသောအားဖြင့် တိုင်းတာသည်။ wafer ထုတ်လုပ်နေစဉ်အတွင်း အမှုန်အမွှားအရေအတွက်ကို တင်းကျပ်စွာ ထိန်းချုပ်ခြင်းသည် ထုတ်ကုန်အရည်အသွေးကို သေချာစေရန်အတွက် မရှိမဖြစ်လိုအပ်သော အတိုင်းအတာတစ်ခုဖြစ်သည်။ wafer မျက်နှာပြင်ပေါ်ရှိ အမှုန်အမွှားများ ညစ်ညမ်းမှုကို လျှော့ချရန်အတွက် အဆင့်မြင့် သန့်ရှင်းရေးနည်းပညာများနှင့် သန့်ရှင်းသော ထုတ်လုပ်မှုပတ်ဝန်းကျင်ကို အသုံးပြုပါသည်။

ဆက်စပ်ထုတ်လုပ်မှု

Single Crystal Silicon Wafer Si Substrate အမျိုးအစား N/P ရွေးချယ်နိုင်သော Silicon Carbide Wafer

FZ CZ Si wafer in stock 12inch Silicon wafer Prime သို့မဟုတ် Test