English

Silicon Carbide Wafers/SiC wafer အတွက် ပြည့်စုံသောလမ်းညွှန်

SiC wafer ၏ စိတ္တဇ

 ဆီလီကွန်ကာဘိုင် (SiC) wafersမော်တော်ယာဥ်၊ ပြန်လည်ပြည့်ဖြိုးမြဲစွမ်းအင်နှင့် အာကာသယာဉ်ကဏ္ဍများတစ်လျှောက်တွင် စွမ်းအားမြင့်၊ ကြိမ်နှုန်းမြင့်နှင့် အပူချိန်မြင့်သော အီလက်ထရွန်းနစ်ပစ္စည်းများအတွက် ရွေးချယ်စရာ အလွှာဖြစ်လာသည်။ ကျွန်ုပ်တို့၏အစုစုတွင် အဓိက polytypes နှင့် doping schemes များပါဝင်သည်—နိုက်ထရိုဂျင်-ဆေးဆိုးထားသော 4H (4H-N), သန့်စင်မှုမြင့်မားသောတစ်ပိုင်းလျှပ်ကာ (HPSI), နိုက်ထရိုဂျင်-ဆေးဖော်ထားသော 3C (3C-N) နှင့် p-type 4H/6H (4H/6H-P)—အရည်အသွေးသုံးမျိုးဖြင့် ပေးဆောင်သည်- စက်အတွက် PRIME (အကြမ်းခံခြင်း သို့မဟုတ် ပွတ်သပ်သပ်ရပ်သော)၊ လုပ်ငန်းစဉ်စမ်းသပ်မှုများ) နှင့် သုတေသန (စိတ်ကြိုက် epi အလွှာများနှင့် R&D အတွက် doping ပရိုဖိုင်များ)။ Wafer အချင်းများသည် 2"၊ 4"၊ 6"၊ 8" နှင့် 12" တို့သည် အမွေအနှစ်ကိရိယာများနှင့် အဆင့်မြင့် fabs နှစ်မျိုးလုံးနှင့် ကိုက်ညီရန် ကျယ်ဝန်းသည်။ အိမ်တွင်းပုံဆောင်ခဲများ ကြီးထွားမှုကို ပံ့ပိုးရန်အတွက် monocrystalline ဘူးသီးများနှင့် တိကျစွာ ဦးတည်ထားသော မျိုးစေ့ပုံဆောင်ခဲများကိုလည်း ပေးဆောင်ပါသည်။

ကျွန်ုပ်တို့၏ 4H-N wafers များတွင် 1×10¹⁶ မှ 1×10¹⁹ cm⁻³ မှ 0.01–10 Ω·cm မှ ခံနိုင်ရည်အား ပေးစွမ်းနိုင်ပြီး 2 MV/cm အထက်တွင် ကောင်းမွန်သော အီလက်ထရွန် ရွေ့လျားမှုနှင့် ပြိုကွဲမှုနယ်ပယ်များကို ပေးစွမ်းနိုင်သည်—Schotky diodes, JFETs နှင့် MOSFETs အတွက် အကောင်းဆုံး HPSI အလွှာများသည် 1×10¹² Ω·cm ထက် 0.1 cm⁻² အောက်ရှိ micropipe သိပ်သည်းဆများနှင့် ခံနိုင်ရည်အား ကျော်လွန်ကာ RF နှင့် မိုက်ခရိုဝေ့ဖ် စက်ပစ္စည်းများအတွက် အနည်းဆုံး ယိုစိမ့်မှုကို သေချာစေသည်။ Cubic 3C-N သည် 2" နှင့် 4" ဖော်မတ်များဖြင့် ရရှိနိုင်ပြီး၊ silicon ပေါ်တွင် heteroepitaxy ကို ဖွင့်ပေးကာ ဆန်းသစ်သော photonic နှင့် MEMS အပလီကေးရှင်းများကို ပံ့ပိုးပေးသည်။ P-type 4H/6H-P wafer များကို 1×10¹⁶–5×10¹⁸ cm⁻³ တွင် အလူမီနီယမ်ဖြင့် ရောထားသော၊ ဖြည့်စွက် ကိရိယာ ဗိသုကာများကို လွယ်ကူချောမွေ့စေပါသည်။

SiC wafer ၊PRIME wafer များသည် ဓာတု-စက်မှုဆိုင်ရာ ပွတ်တိုက်ခြင်းကို < 0.2 nm RMS မျက်နှာပြင် ကြမ်းတမ်းမှု၊ စုစုပေါင်း အထူကွဲလွဲမှု 3 µm အောက် နှင့် bow < 10 µm ။ DUMMY အလွှာများသည် စုဝေးမှုနှင့် ထုပ်ပိုးမှုစစ်ဆေးမှုများကို အရှိန်မြှင့်ပေးသော်လည်း သုတေသန wafer များသည် epi-layer အထူ 2-30 µm ရှိပြီး စိတ်ကြိုက် doping ပါရှိပါသည်။ ထုတ်ကုန်အားလုံးကို X-ray diffraction (rocking curve <30 arcsec) နှင့် Raman spectroscopy၊ လျှပ်စစ်စစ်ဆေးမှုများ—Hall တိုင်းတာမှု၊ C–V ပရိုဖိုင်းနှင့် micropipe စကင်န်—JEDEC နှင့် SEMI လိုက်လျောညီထွေရှိမှုတို့ကို သေချာစေသည့် ထုတ်ကုန်အားလုံးကို အသိအမှတ်ပြုထားသည်။

အချင်း 150 မီလီမီတာအထိရှိသော ဘူးများကို PVT နှင့် CVD မှတဆင့် 1×10³ cm⁻² အောက်နှင့် မိုက်ခရိုပိုက်အရေအတွက်နည်းသော dislocation density အောက်တွင် ကြီးထွားလာပါသည်။ မျိုးပွားနိုင်သော ကြီးထွားမှုနှင့် အထွက်နှုန်းမြင့်မားစေရန် အစေ့အဆန်များကို c-axis ၏ 0.1° အတွင်း ဖြတ်တောက်ထားသည်။

များစွာသော polytypes၊ doping မျိုးကွဲများ၊ အရည်အသွေးအဆင့်များ၊ SiC wafer အရွယ်အစားများနှင့် အိမ်တွင်းရှိ boule နှင့် seed- crystal ထုတ်လုပ်မှုတို့ကို ပေါင်းစပ်ခြင်းဖြင့်၊ ကျွန်ုပ်တို့၏ SiC အလွှာသည် ထောက်ပံ့ရေးကွင်းဆက်များကို ချောမွေ့စေပြီး လျှပ်စစ်ကားများ၊ စမတ်ဂရစ်များနှင့် ကြမ်းတမ်းသောပတ်ဝန်းကျင်ဆိုင်ရာ အပလီကေးရှင်းများအတွက် စက်ပစ္စည်းဖွံ့ဖြိုးတိုးတက်မှုကို အရှိန်မြှင့်ပေးပါသည်။

SiC wafer ၏ စိတ္တဇ

 ဆီလီကွန်ကာဘိုင် (SiC) wafersမော်တော်ယာဥ်၊ ပြန်လည်ပြည့်ဖြိုးမြဲစွမ်းအင်နှင့် အာကာသယာဉ်ကဏ္ဍများတစ်လျှောက် စွမ်းအားမြင့်၊ ကြိမ်နှုန်းမြင့်နှင့် အပူချိန်မြင့် အီလက်ထရွန်းနစ်ပစ္စည်းများအတွက် ရွေးချယ်စရာ SiC အလွှာဖြစ်လာသည်။ ကျွန်ုပ်တို့၏အစုစုသည် အဓိက polytypes နှင့် doping schemes များဖြစ်သည်—နိုက်ထရိုဂျင်-ဆေးဆိုးထားသော 4H (4H-N)၊ သန့်ရှင်းမြင့်မြတ်သောတစ်ပိုင်းလျှပ်ကာ (HPSI)၊ နိုက်ထရိုဂျင်-ဆေးဖော်ထားသော 3C (3C-N) နှင့် p-type 4H/6H (4H/6H-P)—အရည်အသွေးသုံးအဆင့်-SiC waferPRIME (အပြည့်အ၀ ပွတ်တိုက်ပေးသည်၊ စက်ပစ္စည်းအဆင့် အလွှာများ)၊ DUMMY (လုပ်ငန်းစဉ် စမ်းသပ်မှုများအတွက် ပွတ်သပ် သို့မဟုတ် ပြောင်ပြောင်) နှင့် RESEARCH (စိတ်ကြိုက် epi အလွှာများနှင့် R&D အတွက် doping ပရိုဖိုင်များ)။ SiC Wafer အချင်းများသည် 2"၊ 4"၊ 6"၊ 8"နှင့် 12" တို့သည် အမွေအနှစ်ကိရိယာများနှင့် အဆင့်မြင့် fabs နှစ်မျိုးလုံးနှင့် ကိုက်ညီရန် ကျယ်ဝန်းသည်။ အိမ်တွင်းပုံဆောင်ခဲများ ကြီးထွားမှုကို ပံ့ပိုးရန်အတွက် monocrystalline ဘူးသီးများနှင့် တိကျစွာ ဦးတည်ထားသော မျိုးစေ့ပုံဆောင်ခဲများကိုလည်း ပေးဆောင်ပါသည်။

ကျွန်ုပ်တို့၏ 4H-N SiC wafers များတွင် 1×10¹⁶ မှ 1×10¹⁹ cm⁻³ မှ 0.01–10 Ω·cm ခုခံနိုင်မှု 0.01–10 Ω·cm ပါ၀င်သောကြောင့် အလွန်ကောင်းမွန်သော အီလက်ထရွန်ရွေ့လျားမှုနှင့် ပြိုကွဲမှုနယ်ပယ်များကို 2 MV/cm အထက်— Schottky diodes, JFET များအတွက် သင့်လျော်ပါသည်။ HPSI အလွှာများသည် 1×10¹² Ω·cm ထက် 0.1 cm⁻² အောက်ရှိ micropipe သိပ်သည်းဆများနှင့် ခံနိုင်ရည်အား ကျော်လွန်ကာ RF နှင့် မိုက်ခရိုဝေ့ဖ် စက်ပစ္စည်းများအတွက် အနည်းဆုံး ယိုစိမ့်မှုကို သေချာစေသည်။ Cubic 3C-N သည် 2" နှင့် 4" ဖော်မတ်များဖြင့် ရရှိနိုင်ပြီး၊ silicon ပေါ်တွင် heteroepitaxy ကို ဖွင့်ပေးကာ ဆန်းသစ်သော photonic နှင့် MEMS အပလီကေးရှင်းများကို ပံ့ပိုးပေးသည်။ SiC wafer P-type 4H/6H-P wafers များသည် 1×10¹⁶–5×10¹⁸ cm⁻³ သို့ အလူမီနီယမ်ဖြင့် ရောထားသော၊ ဖြည့်စွက်ကိရိယာ ဗိသုကာများကို လွယ်ကူချောမွေ့စေသည်။

SiC wafer PRIME wafers များသည် <0.2 nm RMS မျက်နှာပြင်ကြမ်းတမ်းမှု၊ စုစုပေါင်းအထူကွဲလွဲမှု 3 µm အောက်၊ နှင့် bow <10 µm အထိ ဓာတု-စက်မှုဆိုင်ရာ ပွတ်တိုက်မှုခံရသည်။ DUMMY အလွှာများသည် စုဝေးမှုနှင့် ထုပ်ပိုးမှုစစ်ဆေးမှုများကို အရှိန်မြှင့်ပေးသော်လည်း သုတေသန wafer များသည် epi-layer အထူ 2-30 µm ရှိပြီး စိတ်ကြိုက် doping ပါရှိပါသည်။ ထုတ်ကုန်အားလုံးကို X-ray diffraction (rocking curve <30 arcsec) နှင့် Raman spectroscopy၊ လျှပ်စစ်စစ်ဆေးမှုများ—Hall တိုင်းတာမှု၊ C–V ပရိုဖိုင်းနှင့် micropipe စကင်န်—JEDEC နှင့် SEMI လိုက်လျောညီထွေရှိမှုတို့ကို သေချာစေသည့် ထုတ်ကုန်အားလုံးကို အသိအမှတ်ပြုထားသည်။

အချင်း 150 မီလီမီတာအထိရှိသော ဘူးများကို PVT နှင့် CVD မှတဆင့် 1×10³ cm⁻² အောက်နှင့် မိုက်ခရိုပိုက်အရေအတွက်နည်းသော dislocation density အောက်တွင် ကြီးထွားလာပါသည်။ မျိုးပွားနိုင်သော ကြီးထွားမှုနှင့် အထွက်နှုန်းမြင့်မားစေရန် အစေ့အဆန်များကို c-axis ၏ 0.1° အတွင်း ဖြတ်တောက်ထားသည်။

များစွာသော polytypes၊ doping မျိုးကွဲများ၊ အရည်အသွေးအဆင့်များ၊ SiC wafer အရွယ်အစားများနှင့် အိမ်တွင်းရှိ boule နှင့် seed- crystal ထုတ်လုပ်မှုတို့ကို ပေါင်းစပ်ခြင်းဖြင့်၊ ကျွန်ုပ်တို့၏ SiC အလွှာသည် ထောက်ပံ့ရေးကွင်းဆက်များကို ချောမွေ့စေပြီး လျှပ်စစ်ကားများ၊ စမတ်ဂရစ်များနှင့် ကြမ်းတမ်းသောပတ်ဝန်းကျင်ဆိုင်ရာ အပလီကေးရှင်းများအတွက် စက်ပစ္စည်းဖွံ့ဖြိုးတိုးတက်မှုကို အရှိန်မြှင့်ပေးပါသည်။

SiC wafer ၏ပုံ

6inch 4H-N အမျိုးအစား SiC wafer ၏ဒေတာစာရွက်

 

6 လက်မ SiC wafers ဒေတာစာရွက်
ကန့်သတ်ချက် Sub-Parameter Z အဆင့် P အဆင့် D Grade ပါ။
လုံးပတ်   149.5–150.0 မီလီမီတာ 149.5–150.0 မီလီမီတာ 149.5–150.0 မီလီမီတာ
အထူ 4H-N 350 µm ± 15 µm 350 µm ± 25 µm 350 µm ± 25 µm
အထူ 4H-SI 500 µm ± 15 µm 500 µm ± 25 µm 500 µm ± 25 µm
Wafer Orientation   ဝင်ရိုးပိတ်: 4.0° သို့ <11-20> ±0.5° (4H-N); ဝင်ရိုးပေါ်- <0001> ±0.5° (4H-SI) ဝင်ရိုးပိတ်: 4.0° သို့ <11-20> ±0.5° (4H-N); ဝင်ရိုးပေါ်- <0001> ±0.5° (4H-SI) ဝင်ရိုးပိတ်: 4.0° သို့ <11-20> ±0.5° (4H-N); ဝင်ရိုးပေါ်- <0001> ±0.5° (4H-SI)
Micropipe Density 4H-N ≤ 0.2 စင်တီမီတာ⁻² ≤ 2 စင်တီမီတာ⁻² ≤ 15 cm⁻²
Micropipe Density 4H-SI ≤ 1 စင်တီမီတာ⁻² ≤ 5 စင်တီမီတာ⁻² ≤ 15 cm⁻²
ခုခံနိုင်စွမ်း 4H-N 0.015–0.024 Ω·စင်တီမီတာ 0.015–0.028 Ω·စင်တီမီတာ 0.015–0.028 Ω·စင်တီမီတာ
ခုခံနိုင်စွမ်း 4H-SI ≥ 1×10¹⁰ Ω·cm ≥ 1×10⁵ Ω·စင်တီမီတာ  
Primary Flat Orientation   [10-10] ± 5.0° [10-10] ± 5.0° [10-10] ± 5.0°
မူလတန်းအလျား 4H-N 47.5 မီလီမီတာ ± 2.0 မီလီမီတာ    
မူလတန်းအလျား 4H-SI ထစ်    
အနားသတ် ချန်လှပ်ခြင်း။     3 မီလီမီတာ  
Warp/LTV/TTV/Bow   ≤2.5 µm / ≤6 µm / ≤25 µm / ≤35 µm ≤5 µm / ≤15 µm / ≤40 µm / ≤60 µm  
ကြမ်းတမ်းခြင်း။ ပိုလန် Ra ≤ 1 nm    
ကြမ်းတမ်းခြင်း။ CMP Ra ≤ 0.2 nm   Ra ≤ 0.5 nm
အစွန်းကွဲများ   တစ်ခုမှ   စုစည်းမှုအရှည် ≤ 20 မီလီမီတာ၊ တစ်ခုတည်း ≤ 2 မီလီမီတာ
Hex ပန်းကန်များ   စုစည်းဧရိယာ ≤ 0.05% စုစည်းဧရိယာ ≤ 0.1% စုစည်းဧရိယာ ≤ 1%
Polytype ဧရိယာများ   တစ်ခုမှ စုစည်းဧရိယာ ≤ 3% စုစည်းဧရိယာ ≤ 3%
ကာဗွန်ပါဝင်မှုများ   စုစည်းဧရိယာ ≤ 0.05%   စုစည်းဧရိယာ ≤ 3%
မျက်နှာပြင် ခြစ်ရာများ   တစ်ခုမှ   စုစည်းထားသော အရှည် ≤ 1 × wafer အချင်း
Edge Chips များ   ≥ 0.2 မီလီမီတာ အကျယ်နှင့် အတိမ်အနက်ကို ခွင့်မပြုပါ။   7 ချစ်ပ်များအထိ၊ တစ်ခုစီတွင် ≤ 1 မီလီမီတာ
TSD (Threading Screw Dislocation)   ≤ 500 စင်တီမီတာ⁻²   မရှိ
BPD (အခြေချလေယာဉ်အပြောင်းအရွှေ့)   ≤ 1000 cm⁻²   မရှိ
မျက်နှာပြင်ညစ်ညမ်းခြင်း။   တစ်ခုမှ    
များပါတယ်။   Multi-wafer ကက်ဆက် သို့မဟုတ် တစ်ခုတည်း wafer ကွန်တိန်နာ Multi-wafer ကက်ဆက် သို့မဟုတ် တစ်ခုတည်း wafer ကွန်တိန်နာ Multi-wafer ကက်ဆက် သို့မဟုတ် တစ်ခုတည်း wafer ကွန်တိန်နာ

4inch 4H-N အမျိုးအစား SiC wafer ၏ဒေတာစာရွက်

 

4 လက်မ SiC wafer ဒေတာစာရွက်
ကန့်သတ်ချက် MPD ထုတ်လုပ်မှု သုည စံထုတ်လုပ်မှုအဆင့် (P Grade) Dummy Grade (D Grade)
လုံးပတ် 99.5 မီလီမီတာ – 100.0 မီလီမီတာ
အထူ (4H-N) 350 µm ± 15 µm   350 µm ± 25 µm
အထူ (4H-Si) 500 µm ± 15 µm   500 µm ± 25 µm
Wafer Orientation ဝင်ရိုးပိတ်- 4H-N အတွက် <1120> ±0.5° သို့ 4.0°၊ ဝင်ရိုးပေါ်- 4H-Si အတွက် <0001> ±0.5°    
Micropipe Density (4H-N) ≤0.2 စင်တီမီတာ⁻² ≤2 စင်တီမီတာ⁻² ≤15 cm⁻²
Micropipe Density (4H-Si) ≤1 စင်တီမီတာ⁻² ≤5 စင်တီမီတာ⁻² ≤15 cm⁻²
ခုခံနိုင်စွမ်း (4H-N)   0.015–0.024 Ω·စင်တီမီတာ 0.015–0.028 Ω·စင်တီမီတာ
ခုခံနိုင်စွမ်း (4H-Si) ≥1E10 Ω·စင်တီမီတာ   ≥1E5 Ω·စင်တီမီတာ
Primary Flat Orientation   [10-10] ±5.0°  
မူလတန်းအလျား   32.5 မီလီမီတာ ±2.0 မီလီမီတာ  
Secondary Flat Length   18.0 မီလီမီတာ ±2.0 မီလီမီတာ  
Secondary Flat Orientation   ဆီလီကွန်မျက်နှာပေါ်- 90° CW သည် ချုပ်ပြားမှ ±5.0°  
အနားသတ် ချန်လှပ်ခြင်း။   3 မီလီမီတာ  
LTV/TTV/ Bow Warp ≤2.5 µm/≤5 µm/≤15 µm/≤30 µm   ≤10 µm/≤15 µm/≤25 µm/≤40 µm
ကြမ်းတမ်းခြင်း။ ပိုလန် Ra ≤1 nm; CMP Ra ≤0.2 nm   Ra ≤0.5 nm
High Intensity Light ဖြင့် Edge Cracks တစ်ခုမှ တစ်ခုမှ တိုးပွားလာသောအရှည် ≤10 မီလီမီတာ; အရှည် ≤2 မီလီမီတာ
ပြင်းထန်သောအလင်းဖြင့် Hex ပြားများ စုစည်းဧရိယာ ≤0.05% စုစည်းဧရိယာ ≤0.05% စုစည်းဧရိယာ ≤0.1%
ပြင်းထန်သောအလင်းရောင်ဖြင့် Polytype ဧရိယာများ တစ်ခုမှ   စုစည်းဧရိယာ ≤3%
Visual Carbon ပါဝင်မှုများ စုစည်းဧရိယာ ≤0.05%   စုစည်းဧရိယာ ≤3%
High Intensity Light ဖြင့် Silicon မျက်နှာပြင် ခြစ်ရာများ တစ်ခုမှ   စုစည်းအရှည် ≤1 wafer အချင်း
High Intensity Light ဖြင့် Edge Chips အကျယ်နှင့် အတိမ်အနက် ≥0.2 မီလီမီတာကို ခွင့်မပြုပါ။   5 ခွင့်ပြုသည်၊ ≤1 မီလီမီတာတစ်ခုစီ
High Intensity Light ဖြင့် ဆီလီကွန်မျက်နှာပြင် ညစ်ညမ်းခြင်း။ တစ်ခုမှ    
Threading screw dislocation ≤500 စင်တီမီတာ⁻² မရှိ  
များပါတယ်။ Multi-wafer ကက်ဆက် သို့မဟုတ် တစ်ခုတည်း wafer ကွန်တိန်နာ Multi-wafer ကက်ဆက် သို့မဟုတ် တစ်ခုတည်း wafer ကွန်တိန်နာ Multi-wafer ကက်ဆက် သို့မဟုတ် တစ်ခုတည်း wafer ကွန်တိန်နာ

4 လက်မ HPSI အမျိုးအစား SiC wafer ၏ဒေတာစာရွက်

 

4 လက်မ HPSI အမျိုးအစား SiC wafer ၏ဒေတာစာရွက်
ကန့်သတ်ချက် သုည MPD ထုတ်လုပ်မှုအဆင့် (Z Grade) စံထုတ်လုပ်မှုအဆင့် (P Grade) Dummy Grade (D Grade)
လုံးပတ်   99.5–100.0 မီလီမီတာ  
အထူ (4H-Si) 500 µm ± 20 µm   500 µm ±25 µm
Wafer Orientation ဝင်ရိုးပိတ်- 4H-N အတွက် <11-20> ±0.5° သို့ 4.0°; ဝင်ရိုးပေါ်- 4H-Si အတွက် <0001> ±0.5°
Micropipe Density (4H-Si) ≤1 စင်တီမီတာ⁻² ≤5 စင်တီမီတာ⁻² ≤15 cm⁻²
ခုခံနိုင်စွမ်း (4H-Si) ≥1E9 Ω·စင်တီမီတာ   ≥1E5 Ω·စင်တီမီတာ
Primary Flat Orientation (10-10) ±5.0°
မူလတန်းအလျား 32.5 မီလီမီတာ ±2.0 မီလီမီတာ
Secondary Flat Length 18.0 မီလီမီတာ ±2.0 မီလီမီတာ
Secondary Flat Orientation ဆီလီကွန်မျက်နှာပေါ်- 90° CW သည် ချုပ်ပြားမှ ±5.0°
အနားသတ် ချန်လှပ်ခြင်း။   3 မီလီမီတာ  
LTV/TTV/ Bow Warp ≤3 µm/≤5 µm/≤15 µm/≤30 µm   ≤10 µm/≤15 µm/≤25 µm/≤40 µm
ကြမ်းတမ်းခြင်း (C မျက်နှာ) ပိုလန် Ra ≤1 nm  
ကြမ်းတမ်းခြင်း (Si face) CMP Ra ≤0.2 nm Ra ≤0.5 nm
High Intensity Light ဖြင့် Edge Cracks တစ်ခုမှ   တိုးပွားလာသောအရှည် ≤10 မီလီမီတာ; အရှည် ≤2 မီလီမီတာ
ပြင်းထန်သောအလင်းဖြင့် Hex ပြားများ စုစည်းဧရိယာ ≤0.05% စုစည်းဧရိယာ ≤0.05% စုစည်းဧရိယာ ≤0.1%
ပြင်းထန်သောအလင်းရောင်ဖြင့် Polytype ဧရိယာများ တစ်ခုမှ   စုစည်းဧရိယာ ≤3%
Visual Carbon ပါဝင်မှုများ စုစည်းဧရိယာ ≤0.05%   စုစည်းဧရိယာ ≤3%
High Intensity Light ဖြင့် Silicon မျက်နှာပြင် ခြစ်ရာများ တစ်ခုမှ   စုစည်းအရှည် ≤1 wafer အချင်း
High Intensity Light ဖြင့် Edge Chips အကျယ်နှင့် အတိမ်အနက် ≥0.2 မီလီမီတာကို ခွင့်မပြုပါ။   5 ခွင့်ပြုသည်၊ ≤1 မီလီမီတာတစ်ခုစီ
High Intensity Light ဖြင့် ဆီလီကွန်မျက်နှာပြင် ညစ်ညမ်းခြင်း။ တစ်ခုမှ   တစ်ခုမှ
Threading Screw Dislocation ≤500 စင်တီမီတာ⁻² မရှိ  
များပါတယ်။   Multi-wafer ကက်ဆက် သို့မဟုတ် တစ်ခုတည်း wafer ကွန်တိန်နာ  

SiC wafer ၏လျှောက်လွှာ

 

  • EV Inverters အတွက် SiC Wafer Power Modules
    အရည်အသွေးမြင့် SiC wafer အလွှာပေါ်တွင် တည်ဆောက်ထားသော SiC wafer-based MOSFET နှင့် diodes များသည် အလွန်နိမ့်သော switching ဆုံးရှုံးမှုများကို ပေးစွမ်းသည်။ SiC wafer နည်းပညာကို အသုံးချခြင်းဖြင့်၊ ဤပါဝါ module များသည် မြင့်မားသော ဗို့အားများနှင့် အပူချိန်များတွင် လုပ်ဆောင်နိုင်ပြီး ပိုမိုထိရောက်သော ဆွဲငင်အားအင်ဗာတာများကို အသုံးပြုနိုင်မည်ဖြစ်သည်။ SiC wafer သည် ပါဝါအဆင့်များတွင် သေဆုံးခြင်းကို ပေါင်းစပ်ခြင်းသည် အအေးခံခြင်းဆိုင်ရာ လိုအပ်ချက်များနှင့် ခြေရာခံခြင်းကို လျော့နည်းစေပြီး SiC wafer ၏ ဆန်းသစ်တီထွင်မှု၏ အလားအလာကို ပြသသည်။

  • SiC Wafer တွင် ကြိမ်နှုန်းမြင့် RF နှင့် 5G စက်ပစ္စည်းများ
    တစ်ပိုင်းလျှပ်ကာ SiC wafer ပလပ်ဖောင်းများတွင် ဖန်တီးထားသော RF အသံချဲ့စက်များနှင့် ခလုတ်များသည် သာလွန်ကောင်းမွန်သော အပူစီးကူးမှုနှင့် ပြိုကွဲဗို့အားကို ပြသသည်။ SiC wafer အလွှာသည် GHz ကြိမ်နှုန်းများတွင် dielectric ဆုံးရှုံးမှုကို လျှော့ချပေးကာ SiC wafer ၏ ပစ္စည်းခိုင်ခံ့မှုသည် စွမ်းအားမြင့်၊ အပူချိန်မြင့်သော အခြေအနေများအောက်တွင် တည်ငြိမ်စွာ လည်ပတ်နိုင်စေရန် ခွင့်ပြုပေးသည်— SiC wafer သည် မျိုးဆက်သစ် 5G အခြေစိုက်စခန်းများနှင့် ရေဒါစနစ်များအတွက် ရွေးချယ်စရာအလွှာအဖြစ် ဖန်တီးပေးသည်။

  • SiC Wafer မှ Optoelectronic နှင့် LED Substrates
    SiC wafer အလွှာများတွင် စိုက်ပျိုးထားသော အပြာရောင်နှင့် UV LED များသည် အလွန်ကောင်းမွန်သော ရာဇမတ်ကွက်များနှင့် ကိုက်ညီပြီး အပူကို စုပ်ယူနိုင်ခြင်းကြောင့် အကျိုးရှိသည်။ ပွတ်ထားသော C-မျက်နှာ SiC wafer ကိုအသုံးပြုခြင်းသည် တူညီသော epitaxial အလွှာများကိုသေချာစေသည်၊ ၎င်းသည် SiC wafer သည် ပါဝါမြင့်မားပြီး သက်တမ်းရှည် LED အပလီကေးရှင်းများအတွက် go-to-to platform ဖြစ်လာစေသည်။

SiC wafer ၏ အမေးအဖြေ

1. မေး- SiC wafers တွေကို ဘယ်လိုထုတ်လုပ်ထားလဲ။


A-

SiC wafers များထုတ်လုပ်သည်။အသေးစိတ်အဆင့်များ

  1. SiC wafersကုန်ကြမ်းပြင်ဆင်ခြင်း။

    • ≥5N-တန်း SiC အမှုန့် (အညစ်အကြေး ≤1 ppm) ကိုသုံးပါ။
    • ကျန်နေသော ကာဗွန် သို့မဟုတ် နိုက်ထရိုဂျင်ဒြပ်ပေါင်းများကို ဖယ်ရှားရန် ဆန်ခါနှင့် ကြိုတင်ဖုတ်ပါ။

  1. SiCအစေ့အရည်ကြည်များ ပြင်ဆင်ခြင်း။

    • 4H-SiC တစ်ခုတည်းသော crystal အပိုင်းကိုယူပြီး 〈0001〉 တိမ်းညွှတ်မှုတစ်လျှောက် ~ 10 × 10 mm² သို့ လှီးဖြတ်ပါ။

    • Ra ≤0.1 nm သို့ တိကျသော အရောင်တောက်ပြီး ကြည်လင်သော တိမ်းညွှတ်မှုကို အမှတ်အသားပြုပါ။

  2. SiCPVT ကြီးထွားမှု (ရုပ်ပိုင်းဆိုင်ရာ အငွေ့ပျံခြင်း)

    • ဂရပ်ဖိုက်အတုံးများကို တင်ပါ- အောက်ခြေတွင် SiC အမှုန့်ဖြင့်၊ အစေ့ပုံသလင်းဖြင့် အပေါ်ပိုင်း။

    • 1 atm တွင် သန့်စင်မြင့်ဟီလီယမ်ဖြင့် 10⁻³–10⁻⁵ Torr သို့ ဖယ်ထုတ်ပါ။

    • အပူအရင်းအမြစ်ဇုန် 2100-2300 ℃၊ မျိုးစေ့ဇုန် 100-150 ℃ အေးအောင်ထိန်းသိမ်းပါ။

    • ကြီးထွားနှုန်းကို 1-5 မီလီမီတာ/နာရီ အရည်အသွေးနှင့် ဖြတ်သန်းမှုကို ဟန်ချက်ညီစေရန် ထိန်းချုပ်ပါ။

  3. SiCIngot Annealing

    • 1600-1800 ℃ တွင် ကြီးထွားလာသည့် SiC ပေါက်ကို 4-8 နာရီကြာ မွှေပါ။

    • ရည်ရွယ်ချက်- အပူဖိစီးမှုများကို သက်သာစေပြီး dislocation သိပ်သည်းဆကို လျှော့ချပါ။

  4. SiCWafer လှီးဖြတ်ခြင်း။

    • အထူ ၀.၅-၁ မီလီမီတာ အထူရှိသော wafer များအဖြစ်သို့ စိန်ဝိုင်ယာလွှကို အသုံးပြုပါ။

    • မိုက်ခရိုအက်ကွဲများကိုရှောင်ရှားရန် တုန်ခါမှုနှင့် ဘေးတိုက်တွန်းအားကို လျှော့ချပါ။

  5. SiCWaferကြိတ်ခြင်းနှင့် ပွတ်ခြင်း။

    • ကြမ်းကြိတ်ခြင်း။လွှပျက်စီးမှုကို ဖယ်ရှားရန် (ကြမ်းတမ်းမှု ~10-30 µm)။

    • အနုအကြိတ်ချောမွေ့မှု ≤5 µm ရရှိရန်။

    • ဓာတု-စက်မှု ပွတ်ခြင်း (CMP)ကြေးမုံနှင့်တူသော အပြီးသတ် (Ra ≤0.2 nm) သို့ရောက်ရှိရန်။

  6. SiCWaferသန့်ရှင်းရေးနှင့် စစ်ဆေးရေး

    • Ultrasonic သန့်ရှင်းရေးPiranha ဖြေရှင်းချက် (H₂SO₄:H₂O₂)၊ DI ရေ၊ ထို့နောက် IPA တွင်။

    • XRD/Raman spectroscopypolytype (4H၊ 6H၊ 3C) ကို အတည်ပြုရန်။

    • InterferometryFlatness (<5 µm) နှင့် warp (<20 µm) ကိုတိုင်းတာရန်။

    • လေးချက်ထောက်လှမ်းခံနိုင်ရည်အား စမ်းသပ်ရန် (ဥပမာ HPSI ≥10⁹ Ω·cm)။

    • ချို့ယွင်းချက်စစ်ဆေးခြင်း။polarized light microscope နှင့် scratch tester အောက်တွင်။

  7. SiCWaferအမျိုးအစားခွဲခြင်းနှင့် အမျိုးအစားခွဲခြင်း။

    • wafer များကို polytype နှင့် လျှပ်စစ်အမျိုးအစားအလိုက် စီပါ-

      • 4H-SiC N-အမျိုးအစား (4H-N): သယ်ဆောင်သူ အာရုံစူးစိုက်မှု 10¹⁶–10¹⁸ စင်တီမီတာ⁻³

      • 4H-SiC မြင့်မားသောသန့်ရှင်းမှုတစ်ပိုင်းလျှပ်ကာ (4H-HPSI): ခံနိုင်ရည် ≥10⁹ Ω·စင်တီမီတာ

      • 6H-SiC N-အမျိုးအစား (6H-N)

      • အခြားအရာများ- 3C-SiC၊ P-type စသည်တို့။

  8. SiCWaferထုပ်ပိုးမှုနှင့် ပို့ဆောင်မှု

    • ဖုန်မှုန့်ကင်းစင်သော ဆပ်ပြာသေတ္တာများတွင် ထားပါ။

    • အချင်း၊ အထူ၊ ပိုလီအမျိုးအစား၊ ခံနိုင်ရည်အဆင့်၊ နှင့် အသုတ်နံပါတ်များဖြင့် ဘောက်စ်တစ်ခုစီကို အညွှန်းတပ်ပါ။

      SiC wafers

2. မေး- SiC wafers တွေရဲ့ အဓိကအားသာချက်တွေက ဘာလဲ။


A- ဆီလီကွန် wafers များနှင့် နှိုင်းယှဉ်ပါက SiC wafers များသည်-

  • မြင့်မားသောဗို့အားလည်ပတ်မှု(> 1,200 V) တွင် ခုခံမှု နည်းပါးသည်။

  • မြင့်မားသောအပူချိန်တည်ငြိမ်မှု(> 300 ဒီဂရီစင်တီဂရိတ်) နှင့် ပိုမိုကောင်းမွန်သော အပူစီမံခန့်ခွဲမှု။

  • ကူးပြောင်းမှုအမြန်နှုန်းများ ပိုမြန်သည်။နိမ့်သော switching losses နှင့်အတူ power converters များတွင် system-level cooling နှင့် size ကိုလျှော့ချသည်။

4. မေး- ဘယ်ဘုံချို့ယွင်းချက်တွေက SiC wafer အထွက်နှုန်းနဲ့ စွမ်းဆောင်ရည်အပေါ် သက်ရောက်မှုရှိသလဲ။


A- SiC wafers များတွင် အဓိကချို့ယွင်းချက်များမှာ micropipes၊ basal plane dislocations (BPDs) နှင့် မျက်နှာပြင်ခြစ်ရာများ ပါဝင်သည်။ မိုက်ခရိုပိုက်များသည် စက်ပစ္စည်းချို့ယွင်းမှုကို ဆိုးရွားစေနိုင်သည်။ BPD များသည် အချိန်ကြာလာသည်နှင့်အမျှ ခုခံအားတိုးလာခြင်း၊ နှင့် မျက်နှာပြင် ခြစ်ရာများသည် wafer ကွဲအက်ခြင်း သို့မဟုတ် epitaxial ကြီးထွားမှု ညံ့ဖျင်းခြင်းကို ဖြစ်စေသည်။ ထို့ကြောင့် SiC wafer အထွက်နှုန်းကို အမြင့်ဆုံးဖြစ်စေရန်အတွက် ပြင်းထန်သောစစ်ဆေးခြင်းနှင့် ချို့ယွင်းချက်လျော့ပါးရေးသည် မရှိမဖြစ်လိုအပ်ပါသည်။

စာတိုက်အချိန်- ဇွန်လ ၃၀-၂၀၂၅
ရှာဖွေရန် Enter သို့မဟုတ် ESC ကိုပိတ်ရန် နှိပ်ပါ။