SiC wafer ၏ စိတ္တဇ
ဆီလီကွန်ကာဗိုက် (SiC) wafers များသည် မော်တော်ယာဥ်၊ ပြန်လည်ပြည့်ဖြိုးမြဲစွမ်းအင်နှင့် အာကာသယာဉ်ကဏ္ဍများတစ်လျှောက်တွင် စွမ်းအားမြင့်၊ ကြိမ်နှုန်းမြင့်နှင့် အပူချိန်မြင့် အီလက်ထရွန်းနစ်ပစ္စည်းများအတွက် ရွေးချယ်စရာ အလွှာဖြစ်လာသည်။ ကျွန်ုပ်တို့၏အစုစုတွင် အဓိက polytypes နှင့် doping schemes များပါဝင်သည်—နိုက်ထရိုဂျင်-ဆေးဆိုးထားသော 4H (4H-N), သန့်စင်မှုမြင့်မားသောတစ်ပိုင်းလျှပ်ကာ (HPSI), နိုက်ထရိုဂျင်-ဆေးဖော်ထားသော 3C (3C-N) နှင့် p-type 4H/6H (4H/6H-P)—အရည်အသွေးသုံးမျိုးဖြင့် ပေးဆောင်သည်- စက်အတွက် PRIME (အကြမ်းခံခြင်း သို့မဟုတ် ပွတ်သပ်သပ်ရပ်သော)၊ လုပ်ငန်းစဉ်စမ်းသပ်မှုများ) နှင့် သုတေသန (စိတ်ကြိုက် epi အလွှာများနှင့် R&D အတွက် doping ပရိုဖိုင်များ)။ Wafer အချင်းများသည် 2"၊ 4"၊ 6"၊ 8" နှင့် 12" တို့သည် အမွေအနှစ်ကိရိယာများနှင့် အဆင့်မြင့် fabs နှစ်မျိုးလုံးနှင့် ကိုက်ညီရန် ကျယ်ဝန်းသည်။ အိမ်တွင်းပုံဆောင်ခဲများ ကြီးထွားမှုကို ပံ့ပိုးရန်အတွက် monocrystalline ဘူးသီးများနှင့် တိကျစွာ ဦးတည်ထားသော မျိုးစေ့ပုံဆောင်ခဲများကိုလည်း ပေးဆောင်ပါသည်။
ကျွန်ုပ်တို့၏ 4H-N wafers များတွင် 1×10¹⁶ မှ 1×10¹⁹ cm⁻³ မှ 0.01–10 Ω·cm မှ ခံနိုင်ရည်အား ပေးစွမ်းနိုင်ပြီး 2 MV/cm အထက်တွင် ကောင်းမွန်သော အီလက်ထရွန် ရွေ့လျားမှုနှင့် ပြိုကွဲမှုနယ်ပယ်များကို ပေးစွမ်းနိုင်သည်—Schotky diodes, JFETs နှင့် MOSFETs အတွက် အကောင်းဆုံး HPSI အလွှာများသည် 1×10¹² Ω·cm ထက် 0.1 cm⁻² အောက်ရှိ micropipe သိပ်သည်းဆများနှင့် ခံနိုင်ရည်အား ကျော်လွန်ကာ RF နှင့် မိုက်ခရိုဝေ့ဖ် စက်ပစ္စည်းများအတွက် အနည်းဆုံး ယိုစိမ့်မှုကို သေချာစေသည်။ Cubic 3C-N သည် 2" နှင့် 4" ဖော်မတ်များဖြင့် ရရှိနိုင်ပြီး၊ silicon ပေါ်တွင် heteroepitaxy ကို ဖွင့်ပေးကာ ဆန်းသစ်သော photonic နှင့် MEMS အပလီကေးရှင်းများကို ပံ့ပိုးပေးသည်။ P-type 4H/6H-P wafer များကို 1×10¹⁶–5×10¹⁸ cm⁻³ တွင် အလူမီနီယမ်ဖြင့် ရောထားသော၊ ဖြည့်စွက် ကိရိယာ ဗိသုကာများကို လွယ်ကူချောမွေ့စေပါသည်။
PRIME wafers များသည် <0.2 nm RMS မျက်နှာပြင် ကြမ်းတမ်းမှု၊ စုစုပေါင်းအထူကွဲလွဲမှု 3 µm အောက်၊ နှင့် bow <10 µm အထိ ဓာတု-စက်ဖြင့် ပွတ်ခြင်းကို ခံယူသည်။ DUMMY အလွှာများသည် စုဝေးမှုနှင့် ထုပ်ပိုးမှုစစ်ဆေးမှုများကို အရှိန်မြှင့်ပေးသော်လည်း သုတေသန wafer များသည် epi-layer အထူ 2-30 µm ရှိပြီး စိတ်ကြိုက် doping ပါရှိပါသည်။ ထုတ်ကုန်အားလုံးကို X-ray diffraction (rocking curve <30 arcsec) နှင့် Raman spectroscopy၊ လျှပ်စစ်စစ်ဆေးမှုများ—Hall တိုင်းတာမှု၊ C–V ပရိုဖိုင်းနှင့် micropipe စကင်န်—JEDEC နှင့် SEMI လိုက်လျောညီထွေရှိမှုတို့ကို သေချာစေသည့် ထုတ်ကုန်အားလုံးကို အသိအမှတ်ပြုထားသည်။
အချင်း 150 မီလီမီတာအထိရှိသော ဘူးများကို PVT နှင့် CVD မှတဆင့် 1×10³ cm⁻² အောက်နှင့် မိုက်ခရိုပိုက်အရေအတွက်နည်းသော dislocation density အောက်တွင် ကြီးထွားလာပါသည်။ မျိုးပွားနိုင်သော ကြီးထွားမှုနှင့် အထွက်နှုန်းမြင့်မားစေရန် အစေ့အဆန်များကို c-axis ၏ 0.1° အတွင်း ဖြတ်တောက်ထားသည်။
များစွာသော polytypes၊ doping အမျိုးကွဲများ၊ အရည်အသွေးအဆင့်များ၊ wafer အရွယ်အစားများနှင့် အိမ်တွင်းရှိ boule နှင့် seed- crystal ထုတ်လုပ်မှုကို ပေါင်းစပ်ခြင်းဖြင့်၊ ကျွန်ုပ်တို့၏ SiC အလွှာသည် ထောက်ပံ့ရေးကွင်းဆက်များကို ချောမွေ့စေပြီး လျှပ်စစ်ကားများ၊ စမတ်ဂရစ်များနှင့် ကြမ်းတမ်းသောပတ်ဝန်းကျင်ဆိုင်ရာ အသုံးချပရိုဂရမ်များအတွက် စက်ပစ္စည်းဖွံ့ဖြိုးတိုးတက်မှုကို အရှိန်မြှင့်ပေးပါသည်။
SiC wafer ၏ စိတ္တဇ
ဆီလီကွန်ကာဗိုက် (SiC) wafers များသည် မော်တော်ယာဥ်၊ ပြန်လည်ပြည့်ဖြိုးမြဲစွမ်းအင်နှင့် အာကာသယာဉ်ကဏ္ဍများတစ်လျှောက်တွင် စွမ်းအားမြင့်၊ ကြိမ်နှုန်းမြင့်နှင့် အပူချိန်မြင့် အီလက်ထရွန်းနစ်ပစ္စည်းများအတွက် ရွေးချယ်စရာ အလွှာဖြစ်လာသည်။ ကျွန်ုပ်တို့၏အစုစုတွင် အဓိက polytypes နှင့် doping schemes များပါဝင်သည်—နိုက်ထရိုဂျင်-ဆေးဆိုးထားသော 4H (4H-N), သန့်စင်မှုမြင့်မားသောတစ်ပိုင်းလျှပ်ကာ (HPSI), နိုက်ထရိုဂျင်-ဆေးဖော်ထားသော 3C (3C-N) နှင့် p-type 4H/6H (4H/6H-P)—အရည်အသွေးသုံးမျိုးဖြင့် ပေးဆောင်သည်- စက်အတွက် PRIME (အကြမ်းခံခြင်း သို့မဟုတ် ပွတ်သပ်သပ်ရပ်သော)၊ လုပ်ငန်းစဉ်စမ်းသပ်မှုများ) နှင့် သုတေသန (စိတ်ကြိုက် epi အလွှာများနှင့် R&D အတွက် doping ပရိုဖိုင်များ)။ Wafer အချင်းများသည် 2"၊ 4"၊ 6"၊ 8" နှင့် 12" တို့သည် အမွေအနှစ်ကိရိယာများနှင့် အဆင့်မြင့် fabs နှစ်မျိုးလုံးနှင့် ကိုက်ညီရန် ကျယ်ဝန်းသည်။ အိမ်တွင်းပုံဆောင်ခဲများ ကြီးထွားမှုကို ပံ့ပိုးရန်အတွက် monocrystalline ဘူးသီးများနှင့် တိကျစွာ ဦးတည်ထားသော မျိုးစေ့ပုံဆောင်ခဲများကိုလည်း ပေးဆောင်ပါသည်။
ကျွန်ုပ်တို့၏ 4H-N wafers များတွင် 1×10¹⁶ မှ 1×10¹⁹ cm⁻³ မှ 0.01–10 Ω·cm မှ ခံနိုင်ရည်အား ပေးစွမ်းနိုင်ပြီး 2 MV/cm အထက်တွင် ကောင်းမွန်သော အီလက်ထရွန် ရွေ့လျားမှုနှင့် ပြိုကွဲမှုနယ်ပယ်များကို ပေးစွမ်းနိုင်သည်—Schotky diodes, JFETs နှင့် MOSFETs အတွက် အကောင်းဆုံး HPSI အလွှာများသည် 1×10¹² Ω·cm ထက် 0.1 cm⁻² အောက်ရှိ micropipe သိပ်သည်းဆများနှင့် ခံနိုင်ရည်အား ကျော်လွန်ကာ RF နှင့် မိုက်ခရိုဝေ့ဖ် စက်ပစ္စည်းများအတွက် အနည်းဆုံး ယိုစိမ့်မှုကို သေချာစေသည်။ Cubic 3C-N သည် 2" နှင့် 4" ဖော်မတ်များဖြင့် ရရှိနိုင်ပြီး၊ silicon ပေါ်တွင် heteroepitaxy ကို ဖွင့်ပေးကာ ဆန်းသစ်သော photonic နှင့် MEMS အပလီကေးရှင်းများကို ပံ့ပိုးပေးသည်။ P-type 4H/6H-P wafer များကို 1×10¹⁶–5×10¹⁸ cm⁻³ တွင် အလူမီနီယမ်ဖြင့် ရောထားသော၊ ဖြည့်စွက် ကိရိယာ ဗိသုကာများကို လွယ်ကူချောမွေ့စေပါသည်။
PRIME wafers များသည် <0.2 nm RMS မျက်နှာပြင် ကြမ်းတမ်းမှု၊ စုစုပေါင်းအထူကွဲလွဲမှု 3 µm အောက်၊ နှင့် bow <10 µm အထိ ဓာတု-စက်ဖြင့် ပွတ်ခြင်းကို ခံယူသည်။ DUMMY အလွှာများသည် စုဝေးမှုနှင့် ထုပ်ပိုးမှုစစ်ဆေးမှုများကို အရှိန်မြှင့်ပေးသော်လည်း သုတေသန wafer များသည် epi-layer အထူ 2-30 µm ရှိပြီး စိတ်ကြိုက် doping ပါရှိပါသည်။ ထုတ်ကုန်အားလုံးကို X-ray diffraction (rocking curve <30 arcsec) နှင့် Raman spectroscopy၊ လျှပ်စစ်စစ်ဆေးမှုများ—Hall တိုင်းတာမှု၊ C–V ပရိုဖိုင်းနှင့် micropipe စကင်န်—JEDEC နှင့် SEMI လိုက်လျောညီထွေရှိမှုတို့ကို သေချာစေသည့် ထုတ်ကုန်အားလုံးကို အသိအမှတ်ပြုထားသည်။
အချင်း 150 မီလီမီတာအထိရှိသော ဘူးများကို PVT နှင့် CVD မှတဆင့် 1×10³ cm⁻² အောက်နှင့် မိုက်ခရိုပိုက်အရေအတွက်နည်းသော dislocation density အောက်တွင် ကြီးထွားလာပါသည်။ မျိုးပွားနိုင်သော ကြီးထွားမှုနှင့် အထွက်နှုန်းမြင့်မားစေရန် အစေ့အဆန်များကို c-axis ၏ 0.1° အတွင်း ဖြတ်တောက်ထားသည်။
များစွာသော polytypes၊ doping အမျိုးကွဲများ၊ အရည်အသွေးအဆင့်များ၊ wafer အရွယ်အစားများနှင့် အိမ်တွင်းရှိ boule နှင့် seed- crystal ထုတ်လုပ်မှုကို ပေါင်းစပ်ခြင်းဖြင့်၊ ကျွန်ုပ်တို့၏ SiC အလွှာသည် ထောက်ပံ့ရေးကွင်းဆက်များကို ချောမွေ့စေပြီး လျှပ်စစ်ကားများ၊ စမတ်ဂရစ်များနှင့် ကြမ်းတမ်းသောပတ်ဝန်းကျင်ဆိုင်ရာ အသုံးချပရိုဂရမ်များအတွက် စက်ပစ္စည်းဖွံ့ဖြိုးတိုးတက်မှုကို အရှိန်မြှင့်ပေးပါသည်။
SiC wafer ၏ပုံ
6inch 4H-N အမျိုးအစား SiC wafer ၏ဒေတာစာရွက်
| 6 လက်မ SiC wafers ဒေတာစာရွက် | ||||
| ကန့်သတ်ချက် | Sub-Parameter | Z အဆင့် | P အဆင့် | D Grade ပါ။ |
| လုံးပတ် | 149.5–150.0 မီလီမီတာ | 149.5–150.0 မီလီမီတာ | 149.5–150.0 မီလီမီတာ | |
| အထူ | 4H-N | 350 µm ± 15 µm | 350 µm ± 25 µm | 350 µm ± 25 µm |
| အထူ | 4H-SI | 500 µm ± 15 µm | 500 µm ± 25 µm | 500 µm ± 25 µm |
| Wafer Orientation | ဝင်ရိုးပိတ်: 4.0° သို့ <11-20> ±0.5° (4H-N); ဝင်ရိုးပေါ်- <0001> ±0.5° (4H-SI) | ဝင်ရိုးပိတ်: 4.0° သို့ <11-20> ±0.5° (4H-N); ဝင်ရိုးပေါ်- <0001> ±0.5° (4H-SI) | ဝင်ရိုးပိတ်: 4.0° သို့ <11-20> ±0.5° (4H-N); ဝင်ရိုးပေါ်- <0001> ±0.5° (4H-SI) | |
| Micropipe Density | 4H-N | ≤ 0.2 စင်တီမီတာ⁻² | ≤ 2 စင်တီမီတာ⁻² | ≤ 15 cm⁻² |
| Micropipe Density | 4H-SI | ≤ 1 စင်တီမီတာ⁻² | ≤ 5 စင်တီမီတာ⁻² | ≤ 15 cm⁻² |
| ခုခံနိုင်စွမ်း | 4H-N | 0.015–0.024 Ω·စင်တီမီတာ | 0.015–0.028 Ω·စင်တီမီတာ | 0.015–0.028 Ω·စင်တီမီတာ |
| ခုခံနိုင်စွမ်း | 4H-SI | ≥ 1×10¹⁰ Ω·cm | ≥ 1×10⁵ Ω·စင်တီမီတာ | |
| Primary Flat Orientation | [10-10] ± 5.0° | [10-10] ± 5.0° | [10-10] ± 5.0° | |
| မူလတန်းအလျား | 4H-N | 47.5 မီလီမီတာ ± 2.0 မီလီမီတာ | ||
| မူလတန်းအလျား | 4H-SI | ထစ် | ||
| အနားသတ် ဖယ်ထုတ်ခြင်း | 3 မီလီမီတာ | |||
| Warp/LTV/TTV/Bow | ≤2.5 µm / ≤6 µm / ≤25 µm / ≤35 µm | ≤5 µm / ≤15 µm / ≤40 µm / ≤60 µm | ||
| ကြမ်းတမ်းခြင်း။ | ပိုလန် | Ra ≤ 1 nm | ||
| ကြမ်းတမ်းခြင်း။ | CMP | Ra ≤ 0.2 nm | Ra ≤ 0.5 nm | |
| အစွန်းကွဲများ | တစ်ခုမှ | စုစည်းမှုအရှည် ≤ 20 မီလီမီတာ၊ တစ်ခုတည်း ≤ 2 မီလီမီတာ | ||
| Hex ပန်းကန်များ | စုစည်းဧရိယာ ≤ 0.05% | စုစည်းဧရိယာ ≤ 0.1% | စုစည်းဧရိယာ ≤ 1% | |
| Polytype ဧရိယာများ | တစ်ခုမှ | စုစည်းဧရိယာ ≤ 3% | စုစည်းဧရိယာ ≤ 3% | |
| ကာဗွန်ပါဝင်မှုများ | စုစည်းဧရိယာ ≤ 0.05% | စုစည်းဧရိယာ ≤ 3% | ||
| မျက်နှာပြင် ခြစ်ရာများ | တစ်ခုမှ | စုစည်းထားသော အရှည် ≤ 1 × wafer အချင်း | ||
| Edge Chips များ | ≥ 0.2 မီလီမီတာ အကျယ်နှင့် အတိမ်အနက်ကို ခွင့်မပြုပါ။ | 7 ချစ်ပ်များအထိ၊ တစ်ခုစီတွင် ≤ 1 မီလီမီတာ | ||
| TSD (Threading Screw Dislocation) | ≤ 500 စင်တီမီတာ⁻² | မရှိ | ||
| BPD (အခြေချလေယာဉ်အပြောင်းအရွှေ့) | ≤ 1000 cm⁻² | မရှိ | ||
| မျက်နှာပြင်ညစ်ညမ်းခြင်း။ | တစ်ခုမှ | |||
| များပါတယ်။ | Multi-wafer ကက်ဆက် သို့မဟုတ် တစ်ခုတည်း wafer ကွန်တိန်နာ | Multi-wafer ကက်ဆက် သို့မဟုတ် တစ်ခုတည်း wafer ကွန်တိန်နာ | Multi-wafer ကက်ဆက် သို့မဟုတ် တစ်ခုတည်း wafer ကွန်တိန်နာ | |
4inch 4H-N အမျိုးအစား SiC wafer ၏ဒေတာစာရွက်
| 4 လက်မ SiC wafer ဒေတာစာရွက် | |||
| ကန့်သတ်ချက် | MPD ထုတ်လုပ်မှု သုည | စံထုတ်လုပ်မှုအဆင့် (P Grade) | Dummy Grade (D Grade) |
| လုံးပတ် | 99.5 မီလီမီတာ – 100.0 မီလီမီတာ | ||
| အထူ (4H-N) | 350 µm ± 15 µm | 350 µm ± 25 µm | |
| အထူ (4H-Si) | 500 µm ± 15 µm | 500 µm ± 25 µm | |
| Wafer Orientation | ဝင်ရိုးပိတ်- 4H-N အတွက် <1120> ±0.5° သို့ 4.0°၊ ဝင်ရိုးပေါ်- 4H-Si အတွက် <0001> ±0.5° | ||
| Micropipe Density (4H-N) | ≤0.2 စင်တီမီတာ⁻² | ≤2 စင်တီမီတာ⁻² | ≤15 cm⁻² |
| Micropipe Density (4H-Si) | ≤1 စင်တီမီတာ⁻² | ≤5 စင်တီမီတာ⁻² | ≤15 cm⁻² |
| ခုခံနိုင်စွမ်း (4H-N) | 0.015–0.024 Ω·စင်တီမီတာ | 0.015–0.028 Ω·စင်တီမီတာ | |
| ခုခံနိုင်စွမ်း (4H-Si) | ≥1E10 Ω·စင်တီမီတာ | ≥1E5 Ω·စင်တီမီတာ | |
| Primary Flat Orientation | [10-10] ±5.0° | ||
| မူလတန်းအလျား | 32.5 မီလီမီတာ ±2.0 မီလီမီတာ | ||
| Secondary Flat Length | 18.0 မီလီမီတာ ±2.0 မီလီမီတာ | ||
| Secondary Flat Orientation | ဆီလီကွန်မျက်နှာပေါ်- 90° CW သည် ချုပ်ပြားမှ ±5.0° | ||
| အနားသတ် ဖယ်ထုတ်ခြင်း | 3 မီလီမီတာ | ||
| LTV/TTV/ Bow Warp | ≤2.5 µm/≤5 µm/≤15 µm/≤30 µm | ≤10 µm/≤15 µm/≤25 µm/≤40 µm | |
| ကြမ်းတမ်းခြင်း။ | ပိုလန် Ra ≤1 nm; CMP Ra ≤0.2 nm | Ra ≤0.5 nm | |
| High Intensity Light ဖြင့် Edge Cracks | တစ်ခုမှ | တစ်ခုမှ | တိုးပွားလာသောအရှည် ≤10 မီလီမီတာ; အရှည် ≤2 မီလီမီတာ |
| ပြင်းထန်သောအလင်းဖြင့် Hex ပြားများ | စုစည်းဧရိယာ ≤0.05% | စုစည်းဧရိယာ ≤0.05% | စုစည်းဧရိယာ ≤0.1% |
| ပြင်းထန်သောအလင်းရောင်ဖြင့် Polytype ဧရိယာများ | တစ်ခုမှ | စုစည်းဧရိယာ ≤3% | |
| Visual Carbon ပါဝင်မှုများ | စုစည်းဧရိယာ ≤0.05% | စုစည်းဧရိယာ ≤3% | |
| High Intensity Light ဖြင့် Silicon မျက်နှာပြင် ခြစ်ရာများ | တစ်ခုမှ | စုစည်းအရှည် ≤1 wafer အချင်း | |
| High Intensity Light ဖြင့် Edge Chips | အကျယ်နှင့် အတိမ်အနက် ≥0.2 မီလီမီတာကို ခွင့်မပြုပါ။ | 5 ခွင့်ပြုသည်၊ ≤1 မီလီမီတာတစ်ခုစီ | |
| High Intensity Light ဖြင့် ဆီလီကွန်မျက်နှာပြင် ညစ်ညမ်းခြင်း။ | တစ်ခုမှ | ||
| Threading screw dislocation | ≤500 စင်တီမီတာ⁻² | မရှိ | |
| များပါတယ်။ | Multi-wafer ကက်ဆက် သို့မဟုတ် တစ်ခုတည်း wafer ကွန်တိန်နာ | Multi-wafer ကက်ဆက် သို့မဟုတ် တစ်ခုတည်း wafer ကွန်တိန်နာ | Multi-wafer ကက်ဆက် သို့မဟုတ် တစ်ခုတည်း wafer ကွန်တိန်နာ |
4 လက်မ HPSI အမျိုးအစား SiC wafer ၏ဒေတာစာရွက်
| 4 လက်မ HPSI အမျိုးအစား SiC wafer ၏ဒေတာစာရွက် | |||
| ကန့်သတ်ချက် | သုည MPD ထုတ်လုပ်မှုအဆင့် (Z Grade) | စံထုတ်လုပ်မှုအဆင့် (P Grade) | Dummy Grade (D Grade) |
| လုံးပတ် | 99.5–100.0 မီလီမီတာ | ||
| အထူ (4H-Si) | 500 µm ± 20 µm | 500 µm ±25 µm | |
| Wafer Orientation | ဝင်ရိုးပိတ်- 4H-N အတွက် <11-20> ±0.5° သို့ 4.0°; ဝင်ရိုးပေါ်- 4H-Si အတွက် <0001> ±0.5° | ||
| Micropipe Density (4H-Si) | ≤1 စင်တီမီတာ⁻² | ≤5 စင်တီမီတာ⁻² | ≤15 cm⁻² |
| ခုခံနိုင်စွမ်း (4H-Si) | ≥1E9 Ω·စင်တီမီတာ | ≥1E5 Ω·စင်တီမီတာ | |
| Primary Flat Orientation | (10-10) ±5.0° | ||
| မူလတန်းအလျား | 32.5 မီလီမီတာ ±2.0 မီလီမီတာ | ||
| Secondary Flat Length | 18.0 မီလီမီတာ ±2.0 မီလီမီတာ | ||
| Secondary Flat Orientation | ဆီလီကွန်မျက်နှာပေါ်- 90° CW သည် ချုပ်ပြားမှ ±5.0° | ||
| အနားသတ် ဖယ်ထုတ်ခြင်း | 3 မီလီမီတာ | ||
| LTV/TTV/ Bow Warp | ≤3 µm/≤5 µm/≤15 µm/≤30 µm | ≤10 µm/≤15 µm/≤25 µm/≤40 µm | |
| ကြမ်းတမ်းခြင်း (C မျက်နှာ) | ပိုလန် | Ra ≤1 nm | |
| ကြမ်းတမ်းခြင်း (Si face) | CMP | Ra ≤0.2 nm | Ra ≤0.5 nm |
| High Intensity Light ဖြင့် Edge Cracks | တစ်ခုမှ | တိုးပွားလာသောအရှည် ≤10 မီလီမီတာ; အရှည် ≤2 မီလီမီတာ | |
| ပြင်းထန်သောအလင်းဖြင့် Hex ပြားများ | စုစည်းဧရိယာ ≤0.05% | စုစည်းဧရိယာ ≤0.05% | စုစည်းဧရိယာ ≤0.1% |
| ပြင်းထန်သောအလင်းရောင်ဖြင့် Polytype ဧရိယာများ | တစ်ခုမှ | စုစည်းဧရိယာ ≤3% | |
| Visual Carbon ပါဝင်မှုများ | စုစည်းဧရိယာ ≤0.05% | စုစည်းဧရိယာ ≤3% | |
| High Intensity Light ဖြင့် Silicon မျက်နှာပြင် ခြစ်ရာများ | တစ်ခုမှ | စုစည်းအရှည် ≤1 wafer အချင်း | |
| High Intensity Light ဖြင့် Edge Chips | အကျယ်နှင့် အတိမ်အနက် ≥0.2 မီလီမီတာကို ခွင့်မပြုပါ။ | 5 ခွင့်ပြုသည်၊ ≤1 မီလီမီတာတစ်ခုစီ | |
| High Intensity Light ဖြင့် ဆီလီကွန်မျက်နှာပြင် ညစ်ညမ်းခြင်း။ | တစ်ခုမှ | တစ်ခုမှ | |
| Threading Screw Dislocation | ≤500 စင်တီမီတာ⁻² | မရှိ | |
| များပါတယ်။ | Multi-wafer ကက်ဆက် သို့မဟုတ် တစ်ခုတည်း wafer ကွန်တိန်နာ | ||
စာတိုက်အချိန်- ဇွန်လ ၃၀-၂၀၂၅